

METHOD FOR DRIVING LIQUID CRYSTAL DISPLAY ELEMENT

Publication number: JP11326871

Publication date: 1999-11-26

Inventor: MASAZUMI NAOKI

Applicant: MINOLTA CO LTD

Classification:

- international: G02F1/133; G09G3/36; G02F1/13; G09G3/36; (IPC1-7): G02F1/133

- european: G09G3/36C6B

Application number: JP19980132012 19980514


Priority number(s): JP19980132012 19980514

Also published as:

EP0957394 (A1)

Abstract of JP11326871

PROBLEM TO BE SOLVED: To obtain a driving method which can rewrite a display within a short time in a liquid crystal display element exhibiting cholesteric phase. **SOLUTION:** In a method for driving a display element obtd. by interposing liquid crystals exhibiting cholesteric phase between transparent substrates, a planar state or a focal conic state of liquid crystals existing in intersections of electrodes is selected by applying pulsed voltages to scanning electrodes R1-Rm and signal electrodes C1-Cn arranged in matrices. At first, liquid crystals constituting all the pixels are simultaneously reset into the focal conic state which requires a longer time to be selected, and then the display states of liquid crystals constituting all the pixels are selected by sequentially applying selection signals to liquid crystals constituting each pixel, and subsequently voltages applied to liquid crystals constituting all the pixels are made to be zero to maintain the display states.



Data supplied from the esp@cenet database - Worldwide

(19) 日本国特許庁 (J P)

(12) 公開特許公報 (A)

(11) 特許出願公開番号

特開平11-326871

(43) 公開日 平成11年(1999)11月26日

(51) Int.Cl.⁴

G 0 2 F 1/133

識別記号

5 6 0

F I

G 0 2 F 1/133

5 6 0

審査請求 未請求 請求項の数13 O L (全 22 頁)

(21) 出願番号 特願平10-132012

(22) 出願日 平成10年(1998) 5月14日

(71) 出願人 000006079

ミノルタ株式会社

大阪府大阪市中央区安土町二丁目3番13号

大阪国際ビル

(72) 発明者 将積 直樹

大阪府大阪市中央区安土町二丁目3番13号

大阪国際ビル ミノルタ株式会社内


(74) 代理人 弁理士 森下 武一

(54) 【発明の名称】 液晶表示素子の駆動方法

(57) 【要約】

【課題】 コレステリック相を示す液晶表示素子を短い時間で表示を書き換えることのできる駆動方法を得る。

【解決手段】 コレステリック相を示す液晶を透明基板間に挟持した表示素子に対して、マトリクス状に配置した走査電極R1～Rmと信号電極C1～Cnとにパルス電圧を印加して交差位置にある液晶をプレーナ状態又はフォーカルコニック状態に選択する駆動方法。全ての画素を構成する液晶を、まず、選択に長い時間を必要とするフォーカルコニック状態に同時にリセットし、その後、各画素を構成する液晶に選択信号を順次印加して全ての画素を構成する液晶の表示状態を選択し、その後、全ての画素を構成する液晶に印加される電圧を零にして表示状態を維持させる。



【特許請求の範囲】

【請求項1】 走査駆動部の出力端子に接続された走査電極群と、信号駆動部の出力端子に接続された信号電極群によりマトリクス状に画素が構成され、走査電極と信号電極の間にコレステリック相を示す液晶が配置され、電圧無印加時においてプレーナ状態又はフォーカルコニック状態又はそれらの中間状態からなる表示状態が安定であるメモリー特性を有する液晶表示素子に対して、走査駆動部が走査電極に、信号駆動部が信号電極にそれぞれ電圧を印加し、それらの電圧の差を液晶に印加する液晶表示素子の駆動方法であって、

全ての走査電極に走査リセット信号を、全ての信号電極にデータリセット信号を印加し、走査リセット信号とデータリセット信号の差からなるリセット信号を全ての画素を構成する液晶に印加して、全画素をフォーカルコニック状態にリセットする第1の期間と、

ある走査電極を走査選択電極に選び、その他の走査電極を走査非選択電極に選び、走査選択電極に走査選択信号を印加し、同時に走査非選択電極には走査非選択信号を印加し、走査選択信号に同期して信号電極にデータ信号を印加し、走査選択信号とデータ信号の差からなる選択信号を走査選択電極上の画素を構成する液晶に印加して表示状態を選択し、また走査非選択信号とデータ信号の差からなる非選択信号を走査非選択電極上の画素を構成する液晶に印加する書き換え動作を行い、その後、次の走査電極を走査選択電極に選んで前記書き換え動作を行い、この書き換え動作を繰り返すことで全ての画素を構成する液晶の表示状態を書き換える第2の期間と、全ての走査電極及び信号電極に表示維持信号を印加し、液晶のメモリー特性を利用して表示状態を保つ第3の期間と、

を備えたことを特徴とする液晶表示素子の駆動方法。

【請求項2】 前記第1の期間は、コレステリック相を示す液晶をホメオトロピック状態にするための閾値電圧 V_{th1} 以上の電圧を印加する期間と、ホメオトロピック状態の液晶がプレーナ状態になるための閾値電圧 V_{th2} 以下の電圧を印加する期間と、プレーナ状態の液晶をフォーカルコニック状態にするために V_{th2} 以上 V_{th1} 以下の電圧を印加する期間とからなることを特徴とする請求項1記載の液晶表示素子の駆動方法。

【請求項3】 前記第2の期間において、走査選択信号に同期して信号電極からデータ信号を印加する際に、データ信号のパルス幅を変化させることにより、走査選択信号が印加されている選択期間内で、プレーナ状態を選択するのに必要な電圧 V_p とフォーカルコニック状態を選択するのに必要な電圧 V_f が印加される期間の割合を変化させることを特徴とする請求項1又は請求項2記載の液晶表示素子の駆動方法。

【請求項4】 前記第2の期間において、走査非選択信号が印加されている非選択期間には、液晶に絶対値が

$(V_p - V_f) / 2$ である電圧を印加することを特徴とする請求項3記載の液晶表示素子の駆動方法。

【請求項5】 前記第2の期間において、連続するデータ信号を印加する間に、液晶に電圧が印加されない休止期間を設けたことを特徴とする請求項1、請求項2、請求項3又は請求項4記載の液晶表示素子の駆動方法。

【請求項6】 画像データを各走査電極ごとに交換するデータ交換手段を持ち、前記第2の期間において、前記データ交換手段の画像データ交換により同じ表示状態を選択する場合でも、各走査電極ごとに、選択信号の電圧を変化させるか、もしくはプレーナ状態を選択するのに必要な電圧 V_p とフォーカルコニック状態を選択するのに必要な電圧 V_f が印加される期間の割合を変化させることを特徴とする請求項1、請求項2、請求項3、請求項4又は請求項5記載の液晶表示素子の駆動方法。

【請求項7】 前記第2の期間において、各走査電極ごとに選択期間のパルス幅を変化させることを特徴とする請求項3、請求項4又は請求項5記載の液晶表示素子の駆動方法。

【請求項8】 前記第1の期間と前記第2の期間の間に、液晶に電圧を印加しない第4の期間を持つことを特徴とする請求項1、請求項2、請求項3、請求項4、請求項5、請求項6又は請求項7記載の液晶表示素子の駆動方法。

【請求項9】 前記第2の期間と前記第3の期間の間に、全ての信号電極には電圧を印加しないで、各走査電極ごとに異なる波形の電圧を印加する第5の期間を持つことを特徴とする請求項4記載の液晶表示素子の駆動方法。

【請求項10】 現在の全表示データと新しく表示する全表示データを記憶する画像メモリ1、2と、前記画像メモリ1、2から1走査電極あたりのデータを順次読み出して記憶するラインメモリ1、2と、1走査電極単位で新しく表示するデータと現在の対応するデータを比較する比較手段と、前記比較手段で比較されるデータが一致しない走査電極のアドレスを記憶しておくアドレス記憶手段と、を備え、

前記アドレス記憶手段に記憶されているアドレスの液晶表示素子のみを駆動すること、

を特徴とする請求項1、請求項2、請求項3、請求項4、請求項5、請求項6、請求項7、請求項8又は請求項9記載の液晶表示素子の駆動方法。

【請求項11】 前記第2の期間において、走査非選択信号が印加されている非選択期間には、液晶に極性の異なる二つの電圧を交互に印加することを特徴とする請求項1～請求項10のいずれかに記載の液晶表示素子の駆動方法。

【請求項12】 印加電圧の大きさによりプレーナ状態とフォーカルコニック状態とを切り換え可能なコレステ

リック相を示す液晶層を備えた液晶表示素子の駆動方法において、マトリクス状に配置された複数の画素を全てフォーカルコニック状態にリセットする電圧を印加する第1の期間と、

画像データに対応した電圧を各画素に対して順次印加し、全ての画素の表示内容を書き換える第2の期間と、を備えたことを特徴とする液晶表示素子の駆動方法。

【請求項13】 印加電圧の大きさによりプレーナ状態とフォーカルコニック状態とを切り換え可能で、電圧無印加時に前記各表示状態が安定であるメモリ特性を有するコレステリック相を示す液晶層を備えた液晶表示素子の駆動方法において、マトリクス状に配置された複数の画素を全てフォーカルコニック状態にリセットする電圧を印加する第1の期間と、

画像データに対応した電圧を各画素に対して順次印加し、全ての画素の表示内容を書き換える第2の期間と、液晶のメモリ特性を利用して表示状態を保つ第3の期間と、

を備えたことを特徴とする液晶表示素子の駆動方法。

【発明の詳細な説明】

【0001】

【発明の属する分野】本発明は、液晶表示素子の駆動方法、詳しくは、表面にマトリクス状の電極を備えた2枚の基板間にコレステリック相を示す液晶を挟み、電極に印加した電圧で液晶の状態を変化させて表示を行う駆動方法に関する。

【0002】

【従来の技術と課題】2枚の基板間にコレステリック液晶又はカイラルネマティック液晶を挟持した液晶表示素子では、液晶の状態をプレーナ状態とフォーカルコニック状態に切り換えて表示を行う。液晶がプレーナ状態の場合、コレステリック液晶の螺旋ピッチを P 、液晶の平均屈折率を n とすると、波長 $\lambda = P \cdot n$ の光が選択的に反射される。また、フォーカルコニック状態では、コレステリック液晶の選択反射波長が赤外光域にある場合には散乱し、それよりも短い場合には可視光を透過する。そのため、選択反射波長を可視光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態で選択反射色の表示、フォーカルコニック状態で黒の表示が可能になる。また、選択反射波長を赤外光域に設定し、素子の観察側と反対側に光吸収層を設けることにより、プレーナ状態では赤外光域の波長の光を反射するが可視光域の波長の光は透過するので黒の表示、フォーカルコニック状態で散乱による白の表示が可能になる。

【0003】ところで、コレステリック相を示す液晶の拭れを解くための第1の閾値電圧を V_{th1} とすると、電圧 V_{th1} を十分な時間印加した後に電圧を第1の閾

値電圧 V_{th1} よりも小さい第2の閾値電圧 V_{th2} 以下に下げるとプレーナ状態になる。また、 V_{th2} 以上で V_{th1} 以下の電圧を十分な時間印加するとフォーカルコニック状態になる。この二つの状態は電圧印加を停止した後も安定である。また、この二つの状態の混在した状態も存在することがわかっており、グレースケールの表示が可能であることが知られている（米国特許第5,384,067号明細書参照）。

【0004】このようにコレステリック相を示す液晶は、電圧無印加時でも表示状態を維持できるメモリ特性を持つため、単純マトリクス駆動により多画素に区画された表示素子を駆動して所望の画像や文字を表示することが可能である。しかしながら、この種の液晶はヒステリシス特性を持つため、液晶の前の状態に起因して同じ駆動電圧でも表示状態が異なってしまう。

【0005】これをなくす駆動方法として、本出願人は、 V_{th1} 以上の電圧を印加して液晶の状態をホメオトロピック状態にリセットした後、複数の書き込みパルス電圧を印加し、その電圧の高低で液晶の状態を選択する駆動方法を提案した（特願平7-236919号参照）。この駆動方法は、図37に示すようなパルス波形を液晶に印加する。三つのパルスのうち、第1のパルス401が液晶の状態をホメオトロピック状態にリセットするためのもので、パルス幅 $P1$ 、電圧 $V1$ である。第2、第3のパルス402、403は液晶の表示状態を選択するためのもので、パルス幅 $P3$ 、電圧 $V2$ の同じものである。また、各パルス401、402、403間には電圧の印加されない待ち時間 $P2$ が存在する。ここで第1、第2のパルス401、402の間の待ち時間 $P2$ は、液晶がホメオトロピック状態からプレーナ状態になるのに必要な時間である。第2、第3のパルス402、403の間の待ち時間 $P2$ は各パルス402、403を分離するために必要なものである。この駆動方式では素子の反射率は電圧の関数になっており、第2、第3のパルス電圧 $V2$ を制御することによりグレースケールの表示も可能である。

【0006】本発明は前記駆動方式と同様にヒステリシスの影響による表示品位の劣化を抑制すると共に、さらに素子特性の向上を図った新規かつ有用な液晶表示素子の駆動方法を提供することを目的とする。特に、駆動時間をさらに短縮した液晶表示素子の駆動方法を提供することを目的とする。

【0007】

【発明の構成、作用及び効果】以上の目的を達成するため、本発明に係る駆動方法は、全ての画素を構成する液晶を、まず、選択に長い時間を必要とするフォーカルコニック状態に同時にリセットし、その後、各画素を構成する液晶に選択信号を順次印加して全ての画素を構成する液晶の表示状態を選択する。

【0008】本発明によれば、全ての画素は同時にフォ

ーカルコニック状態にリセットされるため、フォーカルコニック状態を選択するのに必要な長い選択時間は1画面に1回だけで済む。その結果、単純マトリクス駆動した場合に書き換え速度が向上する。

【0009】

〔発明の詳細な説明〕以下、本発明に係る液晶表示素子の駆動方法の実施形態について添付図面を参照して説明する。

【0010】（液晶表示素子の構成）図1に本発明の駆動方法の対象となる液晶表示素子100を示す。この液晶表示素子100は光吸収体60の上に、赤色の選択反射と透明状態の切り換えにより表示を行う赤色表示層101を配し、その上に緑色の選択反射と透明状態の切り換えにより表示を行う緑色表示層102を積層し、さらに、その上に青色の選択反射と透明状態の切り換えにより表示を行う青色表示層103を積層したものである。

【0011】赤色表示層101は、透明基板55、透明電極11、高分子体21中に赤色の選択反射を示す液晶22を分散してなる液晶・高分子複合膜20、透明電極12、透明基板52を順次積層してなる。緑色表示層102は、前記透明基板52、透明電極13、高分子体31中に緑色の選択反射を示す液晶32を分散してなる液晶・高分子複合膜30、透明電極14、透明基板51を順次積層してなる。青色表示層103は、前記透明基板51、透明電極15、高分子体41中に青色の選択反射を示す液晶42を分散してなる液晶・高分子複合膜40、透明電極16、透明基板50を順次積層してなる。

【0012】透明電極11、12、13、14、15、16は駆動回路80に接続されており、駆動回路80により透明電極11、12の間、透明電極13、14の間及び透明電極15、16の間にそれぞれ所定のパルス電圧が印加される。この印加電圧にตอบสนองして、液晶・高分子複合膜20、30、40は、可視光を透過する透明状態と可視光を選択的に反射する選択反射状態との間で表示が切り換えられる。

【0013】各色表示層101、102、103を構成する各透明電極対11、12と13、14と15、16は、それぞれ微細な間隔を保って平行に並べられた複数の帯状電極よりなり、その帯状電極の並ぶ向きが互いに直角方向となるように対向させてある。これら上下の帯状電極に順次通電が行われる。即ち、各液晶・高分子複合膜20、30、40に対してマトリクス状に順次電圧が印加されて表示が行われる。これをマトリクス駆動と称する。このようなマトリクス駆動を各色表示層ごとに順次、もしくは同時に行うことにより液晶表示素子100にフルカラー画像の表示を行う。

【0014】光吸収体60を観察する方向（矢印A方向）に対して最下層に設けることにより、各色表示層101、102、103を透過した光は全て光吸収体60によって吸収される。即ち、各色表示層の全てが透明状

態ならば黒色の表示となる。このような光吸収体60としては、例えば、黒色のフィルムを用いることができる。また、表示素子の最下面に黒色インク等の黒色塗料を塗布して光吸収体60としてもよい。

【0015】図1では、赤色表示層101はブレーナ状態、緑色表示層102はフォーカルコニック状態、青色表示層103はブレーナ状態とフォーカルコニック状態の両方が混在する状態を示している。

【0016】透明基板50、51、52、55としては、無色透明のガラス板や高分子フィルム、例えば、ポリエーテルスルホン、ポリカーボネイト、ポリエチレンテレフタレート等が使用可能である。透明電極11、12、13、14、15、16としてはITOやネサ膜等の透明電極が使用可能であり、スパッタ法や真空蒸着法を用いて前記透明基板50、51、52、55上に成膜したものが使用される。また、最下層の透明電極11については光吸収体としての役割も含めて黒色の電極を使用することができる。

【0017】なお、透明基板51、52にあっては両面に透明電極を積層したものをを用いているが、片面のみに透明電極を積層した2枚の透明基板を接着性の透明高分子材料を介して重ね合わせることもによっても作製可能である。

【0018】液晶・高分子複合膜20、30、40としては、例えば、液晶と光硬化性樹脂材料との混合物を一对の透明基板間に挟持したうえで、紫外線等の光を照射することにより混合物中の光硬化性樹脂を硬化させ、液晶と樹脂とを相分離すること（光重合相分離法）によって得られる液晶・樹脂複合体を使用することができる。この際、前記混合物と共に粒状もしくは棒状スペーサを透明基板間に挟持させることにより液晶・高分子複合膜の厚さの制御が容易となる。

【0019】液晶表示素子100の作製方法としては、各色表示層101、102、103を個別に光重合相分離法により作製し、その後各色表示層を接着性の透明高分子材料等で重ね合わす方法を使用することもできる。また、液晶・高分子複合膜20、30、40を構成する3種類の液晶と光硬化性樹脂との混合物を、図1に示すように、透明基板50、51、52、55に挟持した後、同時に紫外線を照射し、3層を一度に硬化させて液晶表示素子100を作製する方法も使用することができる。

【0020】各液晶・高分子複合膜20、30、40に使用する液晶22、32、42としては、コレステリック液晶を用いる。コレステリック液晶は、液晶分子長軸が平行に配列した層状構造を有しており、各分子層内においては、隣接する分子の長軸が少しずつずれた螺旋構造を有している。

【0021】コレステリック液晶としては、特に、室温でコレステリック相を示すものが好ましい。また、ネマ

ティック液晶にカイラルドーパントを添加することによって得られるカイラルネマティック液晶を用いることもできる。

【0022】ネマティック液晶は、棒状の液晶分子が平行に配列しているが、層状構造は有していない。ネマティック液晶としては、ビフェニル化合物、トラン化合物、ピリミジン化合物、シクロヘキサン化合物等の各種単体液晶もしくはこれらの混合液晶が使用可能であり、正の誘電率異方性を有するものが好ましい。具体的には、シアノビフェニル化合物を主成分とする液晶K15やM15、混合液晶MN1000XX（チッソ社製）、E44、ZLI-1565、TL-213、BL-035（いずれもメルク社製）などが挙げられる。

【0023】カイラルドーパントは、ネマティック液晶に添加された場合にネマティック液晶の分子を振る作用を有する添加剤である。カイラルドーパントをネマティック液晶に添加することにより、所定の振れ間隔を有する液晶分子の螺旋構造が生じ、これによりコレステリック相を示す。

【0024】カイラルネマティック液晶は、カイラルドーパントの添加量を変えることにより、螺旋構造のピッチを変化させることができ、これにより液晶の選択反射波長を制御することができるという利点がある。なお、一般的には、液晶分子の螺旋構造のピッチを表す用語として、液晶分子の螺旋構造に沿って液晶分子が360度回転したときの分子間の距離で定義される「ヘリカルピッチ」を用いる。

【0025】カイラルドーパントとしては、不斉炭素を有する化合物であって、ネマティック液晶分子に層状のヘリカル構造を有するものを使用できる。例えば、ビフェニル化合物、ターフェニル化合物又はエステル化合物等のネマティック液晶である化合物の末端基として光学活性基を結合させて得られる市販のカイラルドーパントS811（メルク社製）、CB15（メルク社製）、S1011（メルク社製）、CE2（メルク社製）等を使用することができる。また、コレステリックノナノエート（CN）に代表されるコレステリック環を有するコレステリック液晶もカイラルドーパントとして使用することができる。

【0026】ネマティック液晶に添加するカイラルドーパントとして、複数種のカイラルドーパントを混合して使用してもよく、また旋光性の同じ種類の組み合わせに加えて旋光性の異なる種類の組み合わせも使用できる。複数種のカイラルドーパントの使用は、コレステリック液晶の相転位温度を変化させたり、温度変化に応じた選択反射波長の変化を軽減したりする他、誘電率異方性 $\Delta\epsilon$ 、屈折率異方性 Δn や粘度 η 等のコレステリック液晶の諸物性値を変化させることができ、表示素子としての特性を向上させる働きがある。

【0027】各液晶・高分子複合膜20、30、40に

使用する光硬化性樹脂材料21、31、41としては、光硬化性モノマーもしくはオリゴマーと光重合開始剤との混合液を使用することができ、例えば、各種アクリル系単官能及び多官能樹脂材料等を使用できる。具体的には、アダマンチルメタクリレート、TPA-320（日本化薬社製）、BF-530（大八化学社製）などを使用することができる。光重合開始剤としては、例えば、紫外線照射により、光硬化性樹脂材料のラジカル重合等の重合反応を誘起する材料、具体的には、チバガイギー社製のDAROCUR1173やIRGACUR184を使用することができる。

【0028】以上のような光硬化性モノマーもしくはオリゴマーと光重合開始剤との混合液を使用する場合、この混合液と液晶とを混合したうえで、紫外線を照射することにより前記樹脂材料を光硬化させ、液晶と樹脂とを相分離して液晶・樹脂複合膜を作製する光重合相分離法を採用することができる。

【0029】このようなカイラルネマティック液晶を用いた液晶・高分子複合膜20、30、40において、コレステリック液晶の選択反射波長が可視光領域にある場合、コレステリック液晶分子のヘリカル軸が基板面に対してほぼ平行状態となったフォーカルコニック配列状態においては、入射した可視光に対して微弱な散乱を示すものの、ほぼ透過する透明状態となる。また、コレステリック液晶分子のヘリカル軸が基板面に対してほぼ垂直状態となったプレーナ配列状態においては、入射した可視光に対してヘリカルピッチに対応した波長の光を選択的に反射する。これら二つの状態は所定の電界、磁界もしくは温度等の場の変化により切り換えることが可能であり、前記の場が消滅しても各状態は保持される。

【0030】以上のような特性からカイラルネマティック液晶を用いた液晶・高分子複合膜においては、ネマティック液晶に添加するカイラルドーパントの量を調整し、カイラルネマティック液晶のヘリカルピッチを、選択反射波長が、例えば、それぞれ赤色光、緑色光、青色光に相当する波長域となるように調整することにより、プレーナ配列の状態においてそれぞれ赤色、緑色、青色に相当する波長域の光を選択的に反射し、フォーカルコニック配列の状態では可視光を透過する透明状態となる液晶・高分子複合膜が得られる。こうして得た液晶・高分子複合膜を透明電極間に挟持することにより、カラーの液晶表示素子が得られる。

【0031】（色純度改善、コントラスト改善のための色素の添加、色フィルタの配置）ここで各色表示層101、102、103において、選択反射によって行われる表示の色純度の向上や、透明状態時の透明度の低下につながる光成分を吸収するために、各色表示層に色素を添加したり、それと同等の効果をもたらす着色フィルタ層、即ち、色ガラスフィルタやカラーフィルム等の板状部材を各色表示層に配してもよい。色素は各色表示層を

構成する液晶材料、樹脂材料、透明電極材料、透明基板材料のいずれに添加してもよく、各構成要素の複数が色素を含有していてもよい。但し、表示品位を低下させないためにも、添加する色素及び追加するフィルタ層は、各色表示層の選択反射による色表示を妨げないようにすることが望ましい。

【0032】図2に緑色表示素子の分光透過率の一例を示す。横軸は光の波長を示し、縦軸は表示素子の透過率を示す。緑色表示素子であるために550nm付近の光が選択反射され、透過率が低くなっている。また、波長500nm以下の波長領域では600nm以上の波長域に比べて透過率が低くなっている。この原因は、本発明者らの研究によると、液晶の選択反射波長よりも長い波長の光は液晶・高分子複合膜を透過しやすく、逆に液晶の選択反射波長よりも短い波長の光は、短波長になるほど液晶・高分子複合膜の内部で散乱しやすいためである。このため、特に、赤色等の長波長側の選択反射を用いて表示を行う液晶・高分子複合膜の場合には、散乱した青色光による赤色の色純度の低下及び透明状態により表示された黒色の反射率が上がることによるコントラストの低下が起こる。このため、液晶・高分子複合膜に色素等の光吸収材料を添加して青色光を吸収させると、赤色の色純度及びコントラストが改善され、表示品位を有効に向上させることができる。なお、緑色表示、青色表示を行う液晶表示素子の場合、色素添加によって選択反射状態の色純度を向上させる効果は赤色表示の場合よりも小さいが、コントラストの向上という点では赤色表示の場合と同等の効果がある。

【0033】液晶表示素子100に添加する色素としては、従来知られている各種色素を使用することができる。例えば、樹脂染色用色素、液晶表示用二色性色素等の各種の染料を使用することが可能である。樹脂染色用色素の具体例としては、SPR-Red1、SPR-Yellow1（いずれも三井東圧染料社製）が挙げられる。また、液晶表示用二色性色素の具体例としては、SI-426、M-483（いずれも三井東圧染料社製）が挙げられる。これらの色素の中から、コレステリック液晶22、32、42の選択反射波長による表示を妨げず、表示を低下させる原因となる波長域のスペクトル光を吸収する色素を各色表示層ごとに適宜選択して使用すればよい。また、前述のとおり、表示品位を低下させる光成分は、主として短波長側に存在するものと考えられることから、コレステリック液晶22、32、42の各選択反射波長よりも短波長側の波長域のスペクトル光を吸収する色素をそれぞれ使用することがより好ましい。

【0034】色素の添加量は、液晶の表示のための切り換え動作特性を著しく低下させず、また、重合による高分子体を形成する場合の重合反応を阻害しない範囲であれば特に制限はないが、液晶・高分子複合膜に対して少なくとも0.1重量%以上添加することが好ましく、1

重量%程度あれば充分である。

【0035】色素添加の代わりに色フィルタを採用する場合、液晶表示素子100に追加するフィルタ層材料としては、無色透明物質に色素を添加したものであってもよい。色素を添加せずとも本来的に着色状態にある材料や、前記色素と同様の働きをする特定の物質の薄膜等であってもよい。フィルタ層の具体例としては、市販の色ガラスフィルタやラッテン・ゼラチン・フィルタNo. 8、No. 25（いずれもイーストマン・コダック社製）等が使用可能である。勿論、フィルタ層を配する代わりに、透明基板50、51、52自体を以上のようなフィルタ層材料と置き換えても同様の効果が得られることは明らかである。

【0036】（カラー表示の方法）以上のような材料構成で作製された各色表示層101、102、103を積層した液晶表示素子100は、青色表示層103及び緑色表示層102をコレステリック液晶42、32がフォーカルコニック配列となった透明状態とし、赤色表示層101をコレステリック液晶22がプレーナ配列となった選択反射状態とすることにより、赤色表示を行うことができる。また、青色表示層103をコレステリック液晶42がフォーカルコニック配列となった透明状態とし、緑色表示層102及び赤色表示層101をコレステリック液晶32、22がプレーナ配列となった選択反射状態とすることにより、イエローの表示を行うことができる。同様に、各色表示層の状態を透明状態と選択反射状態とを適宜選択することにより赤色、緑色、青色、白色、シアン、マゼンタ、イエロー、黒色の表示が可能である。さらに、各色表示層101、102、103の状態として中間の選択反射状態を選択することにより中間色の表示が可能となり、フルカラー表示素子として利用できる。

【0037】液晶表示素子100における各色表示層101、102、103の積層順については、図1に示す以外の場合も可能である。しかし、短波長領域に比べて長波長領域の光の方が透過率が高いことを考慮すると、上側の層に含まれるコレステリック液晶の選択反射波長の方を下側の層に含まれるコレステリック液晶の選択反射波長よりも短くしておく方が、下側の層へより多くの光が透過するので明るい表示を行うことができる。従って、観察側（矢印A方向）から順に、青色表示層103、緑色表示層102、赤色表示層101となることももっとも望ましく、この状態が最も好ましい表示品位が得られる。

【0038】（より明るい表示が可能な表示素子の構成）コレステリック液晶の選択反射というのは、入射した直線偏光の光に対し、右もしくは左の円偏光成分に分解し、そのどちらか一方を反射し、他方は透過するという特性である。従って、図1に示した各色表示層101、102、103の光利用効率は最大で50%であ

る。そこで、図3に示すように、赤色表示層101と選択反射波長が同じで螺旋の回転方向が逆の赤色表示層104、緑色表示層102と選択反射波長が同じで螺旋の回転方向が逆の赤色表示層105、及び青色表示層103と選択反射波長が同じで螺旋の回転方向が逆の青色表示層106を積層し、各色において左右両方向の円偏光の光が反射されることで、より明るい表示を行うことができる液晶表示素子107を構成可能である。また、同じ色で互いに逆の旋光性を有する色表示層を個別に駆動することにより、再現できる中間色の分解能を上げることができる。互いに逆の旋光性を有する色表示層及びその積層順については問わないが、前述の分光透過特性を考慮すると図3の形態がもっとも表示品位の高い表示を行うことができる。

【0039】なお、以上の例は液晶・高分子複合膜を使用した液晶表示素子であるが、本発明の駆動方法の対象となる液晶表示素子としては、前述のコレステリック液晶を利用した素子なら他の構成であっても利用可能である。例えば、高分子を含まないものでも利用可能である。また、フォトマスクを用いた光重合法や印刷法等により、基板間に柱状又は壁状の高分子体からなる構造物を設けたものであってもよい。

【0040】(第1実施形態)本発明を用いて駆動される液晶表示素子の画素構成は単純マトリクスであるため、図4に示すように、走査電極R1~Rmと信号電極C1~Cnのm×nのマトリクスで表すことができる。走査電極Raと信号電極Cb(a, bは $a \leq m$, $b \leq n$ を満たす自然数)との交差部分の画素をLCa-bとする。また、これらの電極群はそれぞれ走査駆動IC200、信号駆動IC201の出力端子に接続されており、これらの駆動IC200, 201から各電極に電圧を印加する。

【0041】以下、この駆動回路について説明する。各走査電極及び信号電極に印加する電圧波形と、その結果液晶に印加される電圧波形を図5に示す。波形(a), (b), (c)はそれぞれ走査電極R1, R2, R3に印加される電圧波形を示している。波形(d), (e)はそれぞれ信号電極C1, C2に印加される電圧波形を示している。波形(f)は走査電極R3と信号電極C1が交差する画素LC3-1を構成する液晶に印加される電圧波形を示している。この波形(f)は300(1)~300(m)、301、302からなる期間に分かれており、300(1)~300(m)を合わせて走査期間、301をリセット期間、302を表示期間と称する。

【0042】リセット期間301には各走査電極R1~Rmに電圧VF、パルス幅t1のパルス電圧を印加する。このパルス電圧を走査リセット信号と称する。リセット期間301において、各信号電極C1~Cnには電圧を印加しない。リセット期間301に信号電極に印加

される信号をデータリセット信号と称し、この例では電圧は0である。走査リセット信号、データリセット信号を印加することにより、全画素を構成する液晶にはリセット期間301に電圧VF、パルス幅t1のパルス電圧が印加される。このパルス電圧をリセット信号と称する。

【0043】次に、走査期間のうち300(3)では、走査電極R3上の画素を構成する液晶を書き換える。このとき、書き換えの対象となる走査電極R3を走査選択電極と称し、その他の走査電極を走査非選択電極と称する。300(3)を走査電極R3の走査選択期間と称する。走査電極R3の走査選択期間には走査電極R3に電圧Vr、パルス幅t2のパルス電圧を印加する。このパルス電圧を走査選択信号と称する。それと同時に信号電極C1には電圧Vc1(3)、パルス幅t2のパルス電圧を印加する。この信号電極に印加するパルス電圧をデータ信号と称する。走査選択信号、データ信号を印加することにより、走査選択電極であるR3と信号電極C1とが交差する位置にある液晶LC3-1には電圧Vr-Vc1(3)、パルス幅t2のパルス電圧が印加されることになる。このパルス電圧を選択信号と称する。

【0044】走査期間のうち、300(1), 300(2), 300(4)~300(m)には走査電極R3を走査非選択電極に選ぶ。300(1), 300(2), 300(4)~300(m)を走査電極R3の非選択期間と称する。走査電極R3の非選択期間には走査電極R3には電圧を印加しない。ここでは電圧0であるが、このパルス電圧のことを走査非選択信号と称する。信号電極C1にはパルス幅t2の電圧がそれぞれVc1(1), Vc1(2), Vc1(4)~Vc1(m)のデータ信号を印加する。走査非選択信号及びデータ信号を印加することにより、走査非選択電極であるR3と信号電極C1とが交差する位置にある液晶LC3-1には電圧-Vc1(1), -Vc1(2), -Vc1(4)~-Vc1(m)、パルス幅t2のパルス電圧が印加される。このパルス電圧を非選択信号と称する。

【0045】表示期間302には各走査電極R1~Rmと各信号電極C1~Cnに電圧を印加しない。このときのパルス電圧を表示維持信号と称する。

【0046】本第1実施形態において、液晶の表示状態は印加電圧とパルス幅の関数になっている。各液晶に対して最初に最も低いY値を示すフォーカルコニック状態にリセットしておいてから、幅が一定のパルス電圧を液晶に印加すると、図6に示すように表示状態が変化する。図6において、縦軸は視感反射率Y値、横軸は印加電圧を示す。電圧Vpのパルスが印加されると最も高いY値を示すプレーナ状態が選択され、電圧Vfのパルスが印加されると最も低いY値を示すフォーカルコニック状態が選択される。また、その中間の電圧を印加すると、中間のY値を示すプレーナ状態とフォーカルコニック状

態が混在した状態が選択され、中間調表示が可能となる。

【0047】なお、 V_f は比較的短い時間印加した場合に液晶を最もフォーカルコニック状態に近づける電圧値である。一方、 V_F は比較的長い時間印加した場合に液晶を最もフォーカルコニック状態に近づける電圧値である。一般に $V_f > V_F$ である。

【0048】以下、前記各信号の意味について説明する。リセット期間301において液晶に印加されるリセット信号は、全画素を構成する液晶に対して同時に印加し、全画素の表示状態をフォーカルコニック状態にするためのものである。電圧 V_F はコレステリック液晶をフォーカルコニック状態にするための電圧である。そのパルス幅 t_1 は十分長い時間に設定するのが好ましい。これは電圧 V_F を印加しても液晶はゆっくりとフォーカルコニック状態に変化するため、十分長い時間電圧を印加しないとその前の状態の影響を受け、全画素が均一にフォーカルコニック状態にならないためである。必要とされる階調数やセル構成等によっても異なるが、例えば、 t_1 を100ms～1s程度の範囲で設定することができる。

【0049】走査期間において液晶には選択信号と非選択信号が印加される。各信号の電圧設定は次のようにする。ある走査電極 R_i (i は1～ m の整数)の選択期間に走査電極 R_i に電圧 $V_r = V_p$ 、パルス幅 t_2 の走査選択信号を、ある信号電極 C_j (j は1～ n の整数)に電圧 $V_{c_j}(i)$ 、パルス幅 t_2 のデータ信号を印加する。また、走査電極 R_i の非選択期間には走査電極 R_i には電圧を印加しない。このようにすることにより、走査電極 R_i の選択期間に走査電極 R_i と信号電極 C_j が交差する画素を構成する液晶には、パルス幅 t_2 で、電圧 $V_r - V_{c_j}(i)$ 、即ち、電圧 $V_p - V_{c_j}(i)$ の選択パルスが印加される。 $V_{c_j}(i)$ を0から $V_p - V_f$ の間から選択すると、液晶にはパルス幅 t_2 、電圧が V_p から V_f の選択信号が印加され、任意の表示状態が選択できる。

【0050】また、走査電極 R_i の非選択期間には走査電極 R_i 上の画素を構成する液晶には、電圧が0から $V_p - V_f$ の非選択信号が印加される。本発明の駆動対象となる液晶はメモリー特性を有し、ある閾値電圧以下の電圧では表示状態が変化しない。従って、前記非選択信号を所定の閾値電圧以下に保つようにすれば液晶の表示状態は保持される。全画素を構成する液晶の表示状態を選択するためには、走査電極 R_i を1から m まで順次走査することになる。

【0051】表示期間には液晶に電圧を印加しないで、メモリーされた表示状態を維持させる。即ち、走査電極と信号電極に印加する電圧を0にし、液晶に電圧が印加されない状態にする。

【0052】全画面の書き換えに必要な時間はリセット

期間+走査期間なので、 $t_1 + m \times t_2$ となる。プレーナ状態を選択する時間に比べて、フォーカルコニック状態を選択する時間は長いので、 $t_1 > t_2$ である。本第1実施形態で駆動することにより、画素数が増えても時間の長いリセット期間は増えないため、高速で書き換えることができる。

【0053】(実験例1) ネマティック液晶MLC643 (メルク社製) にカイラル材S811 (メルク社製) を添加して、560nm付近の波長の光を選択反射する液晶組成物を調製した。この液晶組成物を、透明電極の形成された一对の透明基板間に挟持した。この際、10 μ mのスペーサ粒子を予め基板に塗布しておくことにより、基板間の間隔を10 μ mに調整した。こうして、単層のテストセルを作製し、液晶表示素子としての特性を測定した。以下の実験もこのテストセルを用いて行った。視感反射率 Y 値の測定にはミノルタ社製分光測色計CM1000を用いた。

【0054】前記テストセルの液晶に図7に示す波形(a)、(b)のパルス電圧を印加した。ここでは1画素のみを対象として、走査期間には選択信号のみを印加した。 $V_F = 50V$ 、 $t_2 = 5ms$ とした。波形(a)は、 $t_1 = 200ms$ のもの、波形(b)は $t_1 = 50ms$ のものを示している。波形(a)のパルス電圧を印加する場合に、選択信号電圧 V_s を70～100Vとしたときの印加電圧に対する Y 値を図8のグラフに示す。白丸は初期状態がフォーカルコニック状態のもの、黒丸は初期状態がプレーナ状態のものである。ここでいう初期状態とは、リセット期間の前の表示状態のことである。印加電圧に対して Y 値は連続的に変化しており、印加電圧を制御することで任意の Y 値を選択できることがわかる。また、初期状態の違いにより、中間調を選択した場合には同じ印加電圧でも Y 値が若干異なるが、この違いは4階調程度を表示するためには十分小さい。

【0055】前述した図37に示す特願平7-236919号公報に記載の駆動方法では、ホメオトロピック状態からプレーナ状態かフォーカルコニック状態、またはそれらの混在した中間状態を選択する。可視光域に選択反射状態を設定した液晶を用いた液晶表示素子を駆動する場合、プレーナ状態、つまり最も反射率の高い状態の選択には第2、第3のパルス402、403は $P_3 = 1 \sim 5ms$ 程度で選択可能である。しかし、本発明者らの検討によれば、 $P_3 = 1 \sim 5ms$ 程度では、最も反射率の低いフォーカルコニック状態を完全には選択できず、液晶表示素子のとることのできる最大コントラストを利用できていないことが判明した。最大コントラストを利用する場合、第2、第3のパルス402、403は $P_3 = 50ms$ 程度が必要であった。即ち、一走査電極あたり50msかかっていた。従って、全画面の書き換えに必要な時間は1000ラインを想定すると50秒かかっていた。これに対して、本第1実施形態に基づく実験例

1の場合は5.2秒となり大幅に速く書き換えることができた。即ち、本第1実施形態の方法を用いると、初期状態に拘らずに任意のY値を持つ表示状態を選択できることがわかる。

【0056】次に、リセット信号の印加時間を変化させたときの例として、図7において波形(b)のパルス電圧を印加した場合について説明する。選択信号電圧 V_s を70~100Vとしたときの印加電圧に対するY値を図9のグラフに示す。白四角は初期状態がフォーカルコニック状態のもの、黒四角は初期状態がプレーナ状態のものである。図9においては、初期状態の違いによって同じ電圧を印加したときのY値の差が図8の場合よりも大きくなり、4階調以上の階調表示は困難である。図8と図9の結果より、 t_1 を長くするに従って書き換え前の状態の影響を受けにくくなり、十分長くすると書き換え前の状態に拘らずに所望の表示状態に書き換えできることがわかる。つまり、リセット信号を十分長く印加することで、前の状態の影響を受けなくなる。前記波形(a)ではリセット信号を200msとして4階調程度の表示が可能であることを示したが、200ms以上のリセット信号を印加すれば、初期状態の違いによる選択される表示状態の違いがなくなり、4階調以上の表示が可能となる。

【0057】(第2実施形態)次に、第2実施形態について説明する。ここでは、図10に示す波形のパルス電圧を用いる。波形(a)は走査電極R3に印加される電圧波形、波形(b)は信号電極C1に印加される電圧波形、波形(c)は走査電極R3と信号電極C1が交差する画素LC3-1を構成する液晶に印加される電圧波形を示している。ここで図5に示した電圧波形との違いはリセット期間に印加されるリセット信号であり、波形(b)で示した信号電極C1に印加する信号は全く同じものである。

【0058】波形(c)ではリセット期間中に、第1に液晶をホメオトロピック状態にするための電圧 V_{th1} が時間 t_3 印加され、その後液晶をプレーナ状態にするための閾値電圧 V_{th2} 以下に時間 t_4 を保つ。その後、プレーナ状態の液晶をフォーカルコニック状態にするために V_{th2} 以上で V_{th1} 以下の電圧、ここでは電圧VFを時間 t_5 印加し、全画素をフォーカルコニック状態にリセットする。その後の走査期間中に印加される信号は前記第1実施形態の方法と全く同じである。

【0059】本第2実施形態において、リセット期間は、前記第1実施形態の方法では t_1 であったのに対して $t_3+t_4+t_5$ となる。本第2実施形態の方法では一度ホメオトロピック状態にすることで前の表示状態の影響を無くすることができるため、全体のリセット期間 $t_3+t_4+t_5$ は t_1 よりも短くて済む。そのため、全体の書き換え速度がさらに速くなる。必要とされる階調数やセル構成等によっても異なるが、例えば、 t_5 を1

0ms~1s程度の範囲で設定することができる。なお、本第2実施形態で説明した、リセット期間中に液晶を一旦ホメオトロピック状態にした後、プレーナ状態を経てフォーカルコニック状態にリセットする構成は、以下に説明する第3~第10実施形態にも適用することができる。

【0060】(実験例2)テストセルの液晶に図11に示す波形のパルス電圧を印加した。1画素のみを対象として、走査期間には選択信号のみを印加した。 $V_{th1}=150V$ 、 $V_{th2}=0V$ 、 $t_2=5ms$ 、 $t_3=5ms$ 、 $t_4=5ms$ 、 $t_5=50ms$ 、 $VF=50V$ 、 $V_r=90V$ とした。選択信号電圧 V_s を70~100Vとしたときの印加電圧に対するY値を図12のグラフに示す。白丸は初期状態がフォーカルコニック状態のもの、黒丸は初期状態がプレーナ状態のものである。殆どの黒丸は白丸の下に隠れており、初期状態の違いによる表示状態の違いが完全になくなることがわかる。また、実験例1と比較すると、より短い時間でフォーカルコニック状態にリセットすることができる。

【0061】(第3実施形態)次に、第3実施形態について説明する。ここでは、図13に示す波形のパルス電圧を用いる。波形(a)は走査電極R3に印加される電圧波形、波形(b)は信号電極C1に印加される電圧波形、波形(c)は走査電極R3と信号電極C1が交差する画素LC3-1を構成する液晶に印加される電圧波形を示している。波形(a)において、走査リセット信号は電圧VF、パルス幅 t_1 である。また、走査選択信号は電圧 V_p 、パルス幅 t_2 である。波形(b)において、データ信号は電圧 V_c が一定で、各走査電極の選択期間ごとにパルス幅が異なっており、期間300(i)(iは1~mの整数)ではパルス幅 $t_{2c}(i)$ である。

【0062】ここで、図5に示した電圧波形との違いは選択信号の波形である。図5において、選択信号はパルス幅一定で電圧を変化させることにより、任意のY値を示す表示状態を選択していた。本第3実施形態では、選択期間内でプレーナ状態を選択する電圧 V_p が印加されている時間 t_{2p} とフォーカルコニック状態を選択する電圧 $V_f=V_p-V_c$ が印加されている時間 t_{2f} の割合を変化させた選択パルスを印加することにより任意の反射率を選択する。そのために信号電極から印加するデータ信号のパルス幅を変化させる。走査電極R3の選択期間300(3)に信号電極に印加するデータ信号のパルス幅は $t_{2c}(3)$ である。そのため、走査電極R3の選択期間300(3)において、プレーナ状態を選択する電圧 V_p が印加されている時間 t_{2p} は $t_{2p}=t_{2-t_{2c}(3)}$ となり、走査選択信号とデータ信号の極性が同じ場合、データ信号のパルス幅が長いほど、印加時間 t_{2p} は短くなる。

【0063】前記第1実施形態においては階調表示のた

めに多値の電圧が必要となり、駆動にはその電圧値を出力できるICが必要となる。一般に、駆動ICの出力回路にはCMOS回路が組み込まれており、多値の電圧を出力するために各出力端子ごとに高耐圧のCMOS回路を複数設ける必要がある。これに対して、本第3実施形態においては、パルス幅を制御するだけで階調表示ができるため、各出力端子ごとに高耐圧のCMOS回路が一つで済む、安価な2値出力のデジタルICを用いることができる。そのため、前記第1実施形態の方法に比べてコストの面で有利である。

【0064】(実験例3)テストセルの液晶に図14に示す波形のパルス電圧を印加した。1画素のみを対象として、走査期間には選択信号のみを印加した。ここで、リセット期間の設定電圧は実験例1と同じで、 $V_F = 50V$ 、 $t_1 = 200ms$ とした。選択期間の電圧設定は、 $t_2 = 5ms$ 、 $V_p = 90V$ 、 $V_f = 70V$ とした。データ信号のパルス幅を変化させることを想定して、選択期間内の V_p 印加時間 t_2p を変化させた。印加時間 t_2p とY値の関係について図15のグラフに示す。時間 t_2p に応じてY値が連続的に変化しており、時間 t_2p が長いほどY値が大きくなっている。これより、データ信号のパルス幅を制御することにより、任意のY値を示す表示状態を選択できることがわかる。

【0065】(第4実施形態)前記実施形態1~3の方法ではいずれも、液晶の表示状態を選択信号によって選択した後に、別の走査電極上の画素を構成する液晶に印加するデータ信号が印加される。このデータ信号は非選択信号(以下、クロストーク信号と称す)として液晶に印加される。本第4実施形態の駆動対象となる液晶は、表示状態を選択された後にある閾値電圧以下の電圧が印加されていてもメモリー特性を持つ。そのため、クロストーク信号の電圧 V_{ct} がその閾値以下であれば、理想的には選択された液晶の表示状態は維持され、クロストーク信号の影響を受けない。しかし、現実には低いクロストーク信号の電圧 V_{ct} が非選択信号として印加されると、液晶の配向がゆっくりと変化し、表示状態が変化してしまう。このようなクロストーク信号は、特にプレナ状態のY値を小さくしてしまうため、コントラストが低下してしまう。そのため、クロストーク信号の電圧 V_{ct} はなるべく小さい方が好ましい。

【0066】ここで、第4実施形態で用いる電圧波形を図16に示す。波形(a)は走査電極R3に印加される電圧波形、波形(b)は信号電極C1に印加される電圧波形、波形(c)は走査電極R3と信号電極C1が交差する画素LC3-1を構成する液晶に印加される電圧波形を示している。波形(a)では、走査リセット信号は電圧 V_F 、パルス幅 t_1 で、走査選択信号は電圧 $V_p - (V_c/2)$ で、パルス幅 t_2 である。波形(b)は、±の両極性を持ち、電圧の絶対値は図13に示した波形(b)の半分の $V_c/2$ になっている。

【0067】選択期間内で V_p の電圧を印加する期間にはデータ信号は走査選択信号と逆極性の電圧を印加し、 V_f の電圧を印加する期間にはデータ信号は走査信号と同極性の電圧を印加する。このようなデータ信号を印加することにより、選択期間内で V_p 、 $V_f = V_p - V_c$ の電圧が印加されている割合を変化させることができ、前記第3実施形態の方法と同様に、任意のY値を持つ状態を選択することができる。

【0068】クロストーク信号の電圧の絶対値は、前記第3実施形態の方法では V_c であったが、本第4実施形態の方法では $V_c/2$ となり、第3実施形態の方法に比べて半分になる。本第4実施形態の駆動対象となる液晶の応答は、電圧の極性には依存しないため、実質的にクロストーク信号の電圧が半分になる。そのため、プレナ状態のY値を小さくせずに済み、コントラストを向上させることができる。

【0069】また、本第4実施形態においては非選択時においても液晶層には極性が違うだけで絶対値の等しい電圧が常に印加される。従って、非選択期間にその他の画素データにより電圧幅の異なる同極性のクロストーク信号が印加される前記第3実施形態に比べて、画像データの違いにより表示状態が異なってしまう、いわゆるシャドウイングが発生しにくい。

【0070】なお、本第4実施形態では、データ信号として絶対値の等しい正負の電圧を交互に印加しているが、正負両電圧の絶対値が等しくない場合でも、前記第3実施形態のように単一の極性の電圧を印加する場合よりも、実質的にクロストーク電圧は低減される。このような観点から、前記第1及び第2実施形態のような、電圧値により階調表示を行う形態においても、液晶に印加されるクロストーク電圧が零を境にして正負に印加されるように、データ信号又は走査信号の少なくとも一方をシフトさせることにより、クロストーク電圧を実質的に低減させることができる。

【0071】(実験例4)テストセルの液晶に図17に示す波形(a)、(b)、(c)を印加した。リセット信号、選択信号は実験例3と同じもので、 $V_F = 50V$ 、 $t_1 = 200ms$ 、 $V_p = 90V$ 、 $V_f = 70V$ 、 $t_2 = 5ms$ とした。

【0072】図17に示す波形(a)はクロストーク信号を考慮しない場合のもので、最も高いY値を示すプレナ状態を書き込むものである。図17に示す波形(b)は前記第3実施形態に相当する方法で、クロストークを考慮したものである。ここで走査電極数は $m = 1000$ を想定し、1000ライン分のクロストーク信号を印加した。この場合のクロストーク信号の電圧 V_{ct} は20Vである。この方法では、クロストーク信号は書き込む画像データにより変化するため、ここでは一例として、1ライン目に最も高いY値を示すプレナ状態を、その他の画素に全て中間の画像データを書き込む場

合を考えた。図17に示す波形(c)は本第4実施形態の方法で、クロストーク信号の電圧 $V_{ct}/2$ は波形(b)に比べて $1/2$ の $\pm 10V$ である。また、波形(b)と同様に、走査電極数は $m=1000$ ラインを想定し、 1000 ライン分のクロストーク信号 $V_{ct}/2$ を印加した。

【0073】視感反射率Y値に関しては、図17の波形(a)を印加したときは21.79であった。図17の波形(b)を印加したときのY値は12.68であった。図17の波形(c)を印加したときのY値は19.99であった。波形(b)は波形(a)と比べるとY値が減少している。これにより、クロストーク信号の影響でプレーナ状態選択時のY値が減少することがわかる。波形(c)も波形(a)に比べてY値が若干減少しているものの、波形(b)、(c)を比べると、前記第3実施形態に相当する方法よりも本第4実施形態の方法の方がY値が大きく、クロストーク信号の影響が小さくなっている。そのため、本第4実施形態の方法を利用すると、コントラストの点で有利である。

【0074】(第5実施形態)第5実施形態で用いる電圧波形を図18に示す。波形(a)は走査電極R3に印加される電圧波形、波形(b)は信号電極C1に印加される電圧波形、波形(c)は走査電極R3と信号電極C1が交差する画素LC3-1に印加される電圧波形を示している。波形(a)において、走査リセット信号は電圧VF、パルス幅 t_1 で、走査選択信号は電圧 $V_p - (V_{ct}/2)$ で、パルス幅 t_2 である。波形(b)に関しては、データ信号の絶対値は第4実施形態と同様に $V_{ct}/2$ である。これは各走査電極の選択期間内で正と負の電圧を印加する期間の割合を変化させるためである。その結果、液晶に印加される電圧は波形(c)のようになり、リセット信号は電圧VF、パルス幅 t_1 で、選択信号はパルス幅 t_2 で、電圧 V_p と $V_f = V_p - V_{ct}$ の印加されている期間の割合が変化する。その結果、前記第4実施形態の方法と同様に階調表示が可能となる。

【0075】ここで、前記第4実施形態の方法との違いは、連続するデータ信号が間に休止期間 t_6 を持つことである。また、走査電極に印加される信号に関しては、走査選択信号と走査非選択信号の間に休止期間 t_6 を持ち、また連続する走査非選択信号の間にも同様に休止期間 t_6 を持つ。その結果、休止期間 t_6 には、液晶層に電圧が印加されなくなる。第4実施形態の方法ではクロストーク信号は連続して印加されるため、液晶の配向がゆっくりと変化し、場合によっては、表示状態が徐々に選択された状態から変化してしまうおそれがあった。しかし、本第5実施形態のように休止期間 t_6 を入れることにより、クロストーク信号はパルス状になる。そのため、クロストーク信号によって液晶の配向が変化したとしても、休止期間 t_6 の間にもとの状態へと緩和されるため、クロストーク信号の影響を小さくすることができ

る。

【0076】なお、本第5実施形態で説明した、走査電極に印加される信号とデータ信号とに休止期間を設けた駆動波形は、前記第3実施形態のような同極性のみのクロストーク信号が印加される形態に適用することも可能であり、第1及び第2実施形態で説明したような、電圧値により階調表示を行う形態にも適用可能である。

【0077】(実験例5)テストセルの液晶に図19に示す波形のパルス電圧を印加した。 $t_1=200ms$ 、 $V_p=90V$ 、 $t_2=5ms$ 、 $V_{ct}=\pm 10V$ とした。走査電極数は $m=1000$ を想定し、 1000 ライン分のクロストーク信号を印加した。液晶は選択信号によりプレーナ状態に選択して、休止期間 t_6 をおいた後、クロストーク信号を印加した。クロストーク信号も休止期間 t_6 によって分離されている。休止期間 t_6 を $0\sim 10ms$ と変化させたときのY値を測定し、その結果を図20に示す。休止期間 t_6 を長くすることにより、プレーナ状態選択時のY値は大きくなることがわかる。即ち、本第5実施形態の方法を用いれば、クロストーク信号の影響を小さくすることができる。

【0078】(第6実施形態)前記第1実施形態の駆動方法においては、1ライン目の走査電極R1上の画素を構成する液晶と最終ラインであるmライン目の走査電極Rm上の画素を構成する液晶とでは、リセット期間から走査電極R1の選択期間までの時間と、リセット期間から走査電極Rmの選択期間までの時間とが異なる。液晶表示素子のメモリー状態においては、液晶が基板面に対してゆっくりと配向するため、印加電圧をオフしてから液晶の配向が安定するまでに時間がかかる。そのため、厳密には1ライン目とmライン目の液晶とでは選択期間直前の液晶の状態がわずかに異なる。これが原因で、各走査電極ごとに同じ選択信号を印加してもY値がわずかながら異なり、特に中間調表示の場合に濃度むらが生じることがある。走査電極Rmの選択期間直前の液晶の状態は、走査電極R1の選択期間直前の液晶の状態よりも、より完全なフォーカルコニック状態に近くなるため、同じ選択信号が印加されると、よりY値の小さな表示状態が選択されてしまうものと考えられる。

【0079】この濃度むらをなくすために、本第6実施形態では各走査電極ごとの選択信号のパルス幅とY値との関係を予め測定しておき、各走査電極ごとに異なるパルス幅の選択信号が印加されるように、画像データを変換する。具体的には、走査電極Rmの選択期間には、走査電極R1の選択期間よりも、 V_p 印加時間 t_{2p} の長い選択信号が液晶に印加されるように、画像データを変換する。

【0080】図21に本第6実施形態で用いる画像データを変換することのできる駆動回路を示す。液晶表示素子100には走査駆動IC200、信号駆動IC201が接続され、これらのIC200、201は、それぞれ

走査コントローラ202、信号コントローラ203からの制御信号によって駆動される。新たに表示する画像データは信号コントローラ203に入力されるが、その前に画像データ変換手段204により選択信号に変換される。

【0081】図22に走査駆動IC200の構成を示す。走査駆動IC200はシフトレジスタ211、ラッチ212、出力用CMOS回路を備えた出力部213からなる。制御信号はシフトレジスタ211に入力される走査データ、走査シフトクロック、ラッチ212に入力される走査ストロブ信号からなり、これらの制御信号は走査コントローラ202から入力される。シフトレジスタ211は走査電極数であるm個からなり、走査シフトクロックによりシフト動作をする。ラッチ212はm個だけ並んでおり、走査ストロブ信号によりシフトレジスタ211の出力を1選択期間だけ記憶する。

【0082】図23に信号駆動IC201の構成を示す。ここでは信号駆動IC201に、256階調表示用のパルス幅を変化させることのできるパルス幅変調回路(PWM回路)223を備えたものを例示する。信号駆動IC201はシフトレジスタ221、ラッチ222、PWM回路223、出力用CMOS回路を備えた出力部224からなる。制御信号はシフトレジスタ221に入力される画像データ、データシフトクロック、ラッチ222に入力されるデータストロブ信号、PWM回路223内の8ビットカウンタ231に入力されるカウントクロックからなり、これらの制御信号は信号コントローラ203から入力される。画像データは256階調用の8ビットからなり、シフトレジスタ221に入力される。シフトレジスタ221は8ビットを一つの単位としてn個並んでおり、データシフトクロックによりシフト動作をする。ラッチ222は8ビットを一つの単位としてn個だけ並んでおり、データストロブ信号によりシフトレジスタ221の出力を1選択期間だけ記憶する。PWM回路223は8ビットカウンタ231とn個のコンパレータ232からなる。ラッチ222からの8ビットの出力は8ビットカウンタ231と比較され、両者が等しくなったときにコンパレータ232からの出力が切り換わるようになっている。

【0083】図24に走査期間の各制御信号のタイミングチャートを示す。新たに書き換える画像データが入力されると同期して、信号駆動IC201のシフトレジスタ221を動かすためにデータシフトクロックがn個入力される。各8ビットのn個のシフトレジスタ221に画像データが設定されたところで、データストロブ信号を入力し、ラッチ222に画像データを記憶させる。同時に、走査データは一つだけ入力され、走査シフトクロックにより、1ライン目に対応する走査駆動IC200のシフトレジスタ211にのみオンが設定される。そして走査ストロブ信号を入力し、1ライン目に

対応する走査駆動IC200のラッチ212にのみオンを設定する。この時点で、1ライン目の走査電極には選択信号が印加され、その他の電極には非選択信号であるゼロ電圧が印加される。次に所望の選択信号幅t2の時間において走査シフトクロックが入力され、2ライン目に対応する走査駆動IC200のシフトレジスタ211にのみオンが設定される。そして走査ストロブ信号を入力し、2ライン目に対応する走査駆動IC200のラッチ212にのみオンを設定する。この時点で、2ライン目の走査電極には選択信号が印加され、その他の電極には非選択信号であるゼロ電圧が印加される。これを繰り返すことにより、走査信号を出力することができる。

【0084】信号電極については、データストロブ信号と同期してカウンタクリア信号をPWM回路223の8ビットカウンタ231に入力して初期化し、コンパレータ232の出力にオンを設定する。次に、PWM回路223の8ビットカウンタ231にカウントクロックを入力する。このカウントクロックにより8ビットカウンタ231の出力は1, 2, 3, ……256と変化する。各信号電極に対応したn個のラッチ222の出力値と8ビットカウンタ231の出力値はコンパレータ232により比較され、ラッチ222の出力値が8ビットカウンタ231の出力値よりも小さくなった時点で出力をオフにする。以後、8ビットカウンタ231がクリアされるまでオフが保たれる。このようにして1ライン目のPWM変調信号を出力する。この1ライン目のPWM信号出力中に、2ライン目の画像データをシフトレジスタ221に前記と同様に設定する。このとき、ラッチ222の出力は1ライン目の画像データが保たれたままである。所望の選択信号幅t2の時間において、データストロブ信号とカウンタクリア信号を入力すると、カウンタ231の値は0に初期化され、ラッチ222の出力は2ライン目の画像データに保たれる。その後、PWM回路223の8ビットカウンタ231にカウントクロックを入力し、2ライン目のPWM信号を出力する。これを繰り返すことにより、PWM信号であるデータ信号を出力することができる。

【0085】走査期間に以上のような動作を行うと、画像データの値が小さいほどPWM信号であるデータ信号がオンになっている時間が短くなり、液晶に印加される選択信号のt2pは長くなる。そのため、画像データを画像データ変換手段204を用いて各ラインごとに任意の値に変換することにより、液晶に印加される選択信号のt2pを変化させることができ、リセット期間から選択期間までの時間の差による濃度ムラを抑えることができる。

【0086】なお、本第6実施形態において説明した、画像データを走査電極ごとに補正して走査電極ごとの選択信号のパルス幅を変化させる構成は、前記第3～第5実施形態で説明したような、データ信号のパルス幅を変

化させることにより階調表示を行う形態に適用可能である。また、第1及び第2実施形態で説明したような、電圧値により階調表示を行う形態には、前記PWM回路223をパルス高変調回路(PHM回路)に代え、1ラインからmラインになるにつれて選択信号が大きくなるように補正されたデータ信号を出力するように構成すれば適用可能である。

【0087】(実験例6)テストセルの液晶に図25に示す波形(a), (b), (c)のパルス電圧を印加した。1画素のみを対象として、走査期間には選択信号のみを印加した。波形(a)は1ライン目に相当する。波形(b)は1000ライン目に相当し、128番目の階調に相当する画像データを入力して、ちょうど中間の階調を表示するときの例である。波形(c)は1000ライン目に相当し、同様に128番目の階調に相当する画像データを入力したもので、本第6実施形態による補正を加えたものである。波形(a), (b)はリセット期間から選択期間までの時間が異なるだけで、選択信号は同じものである。波形(b), (c)は同じ画像データが入力されているが、波形(c)では画像データ変換手段204により画像データが変換される。そのため、選択信号の V_p 印加時間 t_2p が、波形(b)では2.5msであるが、波形(c)では3.0msである。

【0088】図26に画像データを変化させたときのY値の変化を示す。ここで、黒丸は波形(a)の電圧を印加したものの、白丸は波形(b)の電圧を印加したものである。黒丸と白丸を比較すると、同じ画像データを入力すると、1ライン目よりも1000ライン目の方がより小さなY値が選択されることがわかる。例えば、128番目の階調に相当する画像データでは、1ライン目では16.84が選択されるのに対し、1000ライン目では8.92が選択される。

【0089】本第6実施形態の方法で、入力された画像データを画像データ変換手段204により、より小さい値に変換した場合、例えば、1000ライン目の画像データ値として128が入力されると、画像データ変換手段204の出力値を75にする。その場合、 t_2p は3msになる。Y値は16.78が選択され、1ライン目のY値とほぼ等しくなる。また、1000ライン目の画像データ値として150が入力されると、画像データ変換手段204の出力値を120にする。その場合、 t_2p は2.6msになる。Y値は8.96が選択され、1ライン目のY値とほぼ等しくなる。このような補正をすることで、同じ画像データを入力した場合に同じY値を選択することができ、リセット期間から選択期間までの時間の差による濃度ムラを抑えることができる。

【0090】(第7実施形態)前記第6実施形態では各走査電極ごとの濃度ムラを防止するため、実験例6の結果からわかるように、最終ラインに近づくほど同じY値を選択するのに必要な電圧 V_p の印加時間 t_2p を長く

している。そのため、選択期間を全ての走査ラインで同じ長さにした場合、各走査電極ごとに異なる t_2p を持つ選択信号を印加しなくてはならない。前記第6実施形態の方法ではこれを画像データを変換することにより実現している。

【0091】一方、本第7実施形態では、各走査電極ごとの濃度ムラの補正については、各走査電極ごとに異なる t_2p を持つ選択信号を印加すればよいことに着目し、次のような方法をとっている。

【0092】本第7実施形態で液晶に印加する電圧波形を図27に示す。波形(a)は1ライン目の走査電極上の画素を構成する液晶に印加する電圧波形、波形(b)はmライン目の走査電極上の画素を構成する液晶に印加する電圧波形である。波形(a)において、リセット信号は電圧 V_F 、パルス幅 t_1 で、選択信号はパルス幅 t_2 で、電圧 V_p の印加される期間と電圧 V_f の印加される期間とからなる。波形(a), (b)はリセット信号は同じであるが、選択信号のパルス幅 $t_2(1)$ と $t_2(m)$ が異なる。このように、本第7実施形態では各ラインごとに選択信号のパルス幅が異なる。そのため、クロストーク信号も電圧は $\pm V_{ct} = \pm V_c / 2$ で一定であるが、パルス幅は各走査電極の選択期間ごとに異なる。

【0093】同じ画像データを入力した場合、各選択信号のパルス幅 $t_2(1) \sim t_2(m)$ に対する t_2p の割合は等しいため、パルス幅を長くすると、 t_2p も長くなる。そのため、図27に示すように、 $t_2(1) < t_2(m)$ の選択信号を印加することにより、1ライン目よりもmライン目の方が t_2p が長くなる。このようにして各ラインごとに選択信号のパルス幅を調整することにより、 t_2p を調整することができ、各走査電極ごとの濃度ムラを補正することができる。

【0094】図28は本第7実施形態で用いる選択信号のパルス幅 $t_2(1) \sim t_2(m)$ を調整するための駆動回路を示す。走査駆動IC200、信号駆動IC201の構造は図22、図23に示したものと同一である。走査コントローラ202から走査駆動IC200に入力される制御信号はシフトレジスタに入力される走査データ、走査シフトクロック、ラッチに入力される走査ストロブ信号からなる。信号コントローラ203から信号駆動IC201に入力される制御信号はシフトレジスタに入力される画像データ、データシフトクロック、ラッチに入力されるデータストロブ信号、PWM回路内部の8ビットカウンタに入力されるカウントクロックからなる。

【0095】本第7実施形態では、各走査電極ごとにパルス幅の異なる波形で駆動するために、走査駆動IC200に入力する走査ストロブ信号、信号駆動IC201に入力するデータストロブ信号、カウントクロックを各走査電極ごとに变化させる。図29に1ライン目の

走査選択信号を出力するときの各制御信号を、図30にmライン目の走査選択信号を出力するときの各制御信号を示す。前記したように走査駆動IC200に入力する走査ストロブ信号、信号駆動IC201に入力するデータストロブ信号、カウントクロックが異なり、その他の信号は同じである。走査ストロブ信号の周期を長くすると、出力される走査選択信号の幅が長くなる。データストロブ信号は走査ストロブ信号と同じものである。カウントクロックはデータストロブ信号の1/256の周期であり、データ信号がオンになっている期間を256階調で制御することができる。走査ストロブ信号とデータストロブ信号の周期は、予め測定しておいた t_{2p} とY値の関係を考慮して決定する。

【0096】こうすることで、画像データを変換する必要なく、走査電極ごとに異なるパルス幅を持つ電圧波形を印加することができ、リセット期間から選択期間までの時間の差による濃度ムラを抑えることができる。従って、画像変換テーブルなど画像データの変換を行うための構成が不要であり、駆動回路構成を簡単にすることができる。

【0097】(実験例7)テストセルの液晶に図31に示す波形(a)、(b)のパルス電圧を印加した。ここで、波形(a)は1ライン目の走査電極上の画素を構成する液晶に印加する信号を想定したもので、波形(b)は1000ライン目の走査電極上の画素を構成する液晶に印加する信号を想定したものである。波形(a)、(b)共にリセット信号は $V_F = 50V$ 、 $t_1 = 200ms$ である。波形(a)の選択信号は $V_p = 90V$ 、 $V_f = 70V$ 、 $t_2(1) = 5ms$ である。波形(b)では1000ライン目を想定したため、リセット信号を印加してから、1秒の待ち時間において、選択信号 $V_p = 90V$ 、 $V_f = 70V$ 、 $t_2(1000) = 6ms$ を印加した。

【0098】図31に示す波形(a)、(b)共に画像データ128を入力してちょうど中間の階調を表示するときの例である。パルス幅は1ライン目で $t_2 = 5ms$ なので、電圧 V_p の印加時間 t_{2p} はその半分の2.5msである。1000ライン目では $t_2 = 6ms$ なので、 t_{2p} はその半分の3msである。図32に画像データを変化させたときのY値の変化を示す。1ライン目の測定結果を白丸で、1000ライン目の測定結果を黒丸で示す。何も補正をしない場合の結果である図26と比較すると、本実験例7の結果の方が同じ画像データを入力したときの1ライン目と1000ライン目の違いが少ないことがわかる。これより、本第7実施形態の方法を用いれば、リセット期間から選択期間までの時間の差による濃度ムラを抑えることができる。

【0099】(第8実施形態)次に、第8実施形態である駆動方法を説明する。本第8実施形態では、前記第6

実施形態で述べたような各走査電極ごとの濃度ムラを補正するために、図33に示す波形(a)、(b)を印加する。波形(a)は1ライン目の走査電極上の画素を構成する液晶に印加する電圧波形、波形(b)はmライン目の走査電極上の画素を構成する液晶に印加する電圧波形である。波形(a)において、リセット信号は電圧 V_F 、パルス幅 t_1 で、選択信号はパルス幅 t_2 で、電圧 V_p の期間と電圧 V_f の期間からなり、それらの電圧の印加されている期間の割合が変化する。波形(a)、(b)では、リセット期間と走査期間の間に、液晶に電圧を印加しない休止期間 t_7 を設けている。

【0100】本発明の駆動対象となる液晶は、電圧をオフした直後は、まだ完全な安定状態にはなっていない。そのため、前記第1実施形態の駆動方法では、1ライン目よりもmライン目の方が、選択信号を印加する直前の液晶の状態は、より完全なフォーカルコニック状態に近い。

【0101】本第8実施形態では前記休止期間 t_7 を持つため、リセットパルス信号を印加した後、最初に選択パルス信号が印加される1ライン目でも、選択パルス信号の印加直前には液晶は完全なフォーカルコニック状態に近くなる。その結果、全てのラインにおいて、選択パルス信号の印加直前には液晶はフォーカルコニック状態で安定になり、同じ選択信号を印加すると同じ表示状態を選択することができる。そのため、前記した濃度ムラを低減することができる。第1～第7実施形態に示す各実施形態においても、本第8実施形態と同様にリセット期間と走査期間との間に休止期間 t_7 を設けてもよい。

【0102】(第9実施形態)前記第4実施形態の駆動方法においては、1ライン目の走査電極上の画素を構成する液晶は書き込みがなされた後、最終ラインが書き込まれるまでの間、信号電極を通じてクロストーク電圧 V_{ct} が印加される。しかし、最終ラインの走査電極上の画素を構成する液晶は、書き込みがなされた後はすぐに表示期間となり、表示状態が維持される。そのため、これらのクロストーク電圧 V_{ct} の印加時間の違いにより走査電極ごとに表示状態に濃度ムラができてしまうことがある。

【0103】本第9実施形態では前記濃度ムラをなくすために、最終ラインを書き込んだ後、各走査電極からクロストーク電圧 V_{ct} と絶対値の等しいクロストーク補正電圧を印加する。各走査電極に印加する電圧波形を図34に示す。波形(a)は1ライン目の走査電極上の画素を構成する液晶に印加する電圧波形、波形(b)は2ライン目の走査電極上の画素を構成する液晶に印加する電圧波形、波形(c)は3ライン目の走査電極上の画素を構成する液晶に印加する電圧波形、波形(d)はmライン目の走査電極上の画素を構成する液晶に印加する電圧波形を示している。図34において、リセット信号は電圧 V_F 、パルス幅 t_1 で、選択信号はパルス幅 t_2

で、電圧 V_p と電圧 V_f からなり、それらの電圧の印加されている期間の割合が変化する。クロストーク電圧 V_{ct} は、 $V_{ct} = (V_p - V_f) / 2$ で、正負両極性の電圧が、走査期間の間常に印加される。クロストーク補正電圧に関しては、1ライン目には走査電極からはクロストーク補正電圧を印加せず、2ライン目には $t/2$ 、3ライン目には $2t/2$ 、 m ライン目には $(m-1)t/2$ のパルス幅を持つクロストーク補正電圧を印加する。

【0104】本第9実施形態のような電圧波形を印加することで、選択信号が印加された後、クロストーク電圧 V_{ct} が印加されている時間が、全ての走査ライン上の画素を構成する液晶で等しくなり、前記した濃度ムラを抑えることができる。

【0105】また、本第9実施形態では走査期間終了後に走査電極からクロストーク補正電圧を印加する場合に直流電圧を印加する例を示したが、ここは交流電圧にしてもよい。周期 $t/2$ で交流にする場合の例を図35に示す。

【0106】(第10実施形態)本第10実施形態の駆動対象となる液晶表示素子はメモリー特性を持つため、変化した部分のみを書き換える部分書き換えが可能である。この部分書き換えを行うために必要な駆動回路を図36に示す。

【0107】まず、現在の画像データを画像メモリ1に記憶させる。また、新規に表示する画像データを画像メモリ2に記憶させる。ラインメモリ1には画像メモリ1から1走査電極あたりのデータを読み出し、記憶させる。また、ラインメモリ2にも同様に画像メモリ2からデータを読み出し、記憶させる。このラインメモリ1、2のデータを比較手段、ここではコンパレータ301で比較し、一致しないライン番号をアドレス記憶手段302に記憶させておく。このようにして現在の画像から変化する部分のみを走査電極単位で抽出しておき、書き換える対象とする。

【0108】走査信号コントローラ303とデータ信号コントローラ304は、このアドレス記憶手段302に記憶されたアドレスを参照して、該当する走査電極上の液晶のみを書き換えるようにコントロール信号を走査信号駆動部305、データ信号駆動部306に出力する。それにより走査信号駆動部305とデータ信号駆動部306は書き換え対象の液晶に対してのみリセット期間、走査期間、表示期間を持つ駆動を行う。このような駆動方法によれば、書き換えたい部分のみを書き換えることができ、全画面を書き換えるよりも速く表示することができる。また、前述した各実施形態に本第10実施形態の構成を適用することもできる。

【0109】(他の実施形態)なお、本発明に係る液晶表示素子の駆動方向は前記各実施形態に限定するものではなく、その要旨の範囲内で種々に変更可能であることは勿論である。特に、前記各実験例では緑色を選択反射

するテストセルを用いているが、これに限られるものではなく、他の選択反射波長、例えば、赤色表示、青色表示に関しても同様の効果が得られる。

【図面の簡単な説明】

【図1】本発明で用いられる液晶表示素子の一例を示す断面図。

【図2】本発明で用いられる緑色液晶表示層の分光透過率を示すグラフ。

【図3】反射率の高い液晶表示素子の一例を示す断面図。

【図4】単純マトリクス駆動回路を示すブロック図。

【図5】第1実施形態で用いる電圧波形を示すチャート図。

【図6】第1実施形態において選択信号に印加する電圧とY値との関係を示すグラフ。

【図7】実験例1で用いた電圧波形を示すチャート図。

【図8】実験例1のY値を示すグラフ。

【図9】実験例1のY値を示すグラフ。

【図10】第2実施形態で用いる電圧波形を示すチャート図。

【図11】実験例2で用いた電圧波形を示すチャート図。

【図12】実験例2のY値を示すグラフ。

【図13】第3実施形態で用いる電圧波形を示すチャート図。

【図14】実験例3で用いた電圧波形を示すチャート図。

【図15】実験例3のY値を示すグラフ。

【図16】第4実施形態で用いる電圧波形を示すチャート図。

【図17】実験例4で用いた電圧波形を示すチャート図。

【図18】第5実施形態で用いる電圧波形を示すチャート図。

【図19】実験例5で用いた電圧波形を示すチャート図。

【図20】実験例5のY値を示すグラフ。

【図21】第6実施形態で用いる駆動回路のブロック図。

【図22】走査駆動ICのブロック図。

【図23】信号駆動ICのブロック図。

【図24】第6実施形態で用いる制御信号を示すチャート図。

【図25】実験例6で用いた電圧波形を示すチャート図。

【図26】実験例6のY値を示すグラフ。

【図27】第7実施形態で用いる電圧波形を示すチャート図。

【図28】第7実施形態で用いる駆動回路のブロック図。

【図29】第7実施形態で用いる制御信号を示すチャート図。

【図30】第7実施形態で用いる制御信号を示すチャート図。

【図31】実験例7で用いた電圧波形を示すチャート図。

【図3 2】実験例7のY値を示すグラフ。

【図33】第8実施形態で用いる電圧波形を示すチャート図。

【図34】第9実施形態で用いる電圧波形を示すチャート図。

【図35】第9実施形態で用いる電圧波形の変形例を示すチャート図。

【図36】第10実施形態で用いる駆動回路のブロック

圖。

【図37】液晶表示素子を駆動する三つの基本的なパルス電圧を示すチャート図。

【符号の説明】

11, 12, 13, 14, 15, 16...透明電極

100, 107...液晶表示素子

1 0 1…赤色表示層

102…綠色表示層

103…青色表示層

R 1 ~ R m ... 走査電極


C 1 ~ C n...信号電極

200...走査駆動IC


201…信号駆動 IC

204…画像データ変換手段


【図1】




【図2】




【図3】




【例 11】




【図4】




【図6】




【図8】




【図15】



【図5】





【図7】




【図9】


【図12】




【図10】




【図14】




【図20】




【図13】




【図22】




【図16】




【図26】




【図17】




【図28】




【図32】




【図18】




【図19】




【図21】



【图23】





【図34】




【図35】


【图24】




【图25】




【図37】




【図27】



【図29】



【図30】



Timing diagrams for a two-stage CMOS inverter chain. (a) shows the first stage output V_p , V_f , and V_F with delays t_1 , t_7 , and $(m-1)t_2$. (b) shows the second stage output V_p , V_f , and V_F with delay t_2 .

Figure 1 is a block diagram of a video display system. The central component is a liquid crystal display element (100). It is connected to a data signal driving section (305), which is connected to a data signal controller (304). To the left, there are two vertical blocks: a scan signal controller (303) and a scan signal driving section (305). These are connected to an address storage means (302). The address storage means is connected to a comparator (301). The comparator is also connected to a set of memory blocks: line memory 1, line memory 2, image memory 1, and image memory 2. The image memory blocks are connected to image data.